DFT笔记36

4.10 ATPG FOR NON-STUCK-AT FAULTS4.10.1 Designing an ATPG That Captures Delay Defects现在的集成电路是时钟频率越来越快但是尺寸却越来越小导致电路在低频下能正常工作一旦进入高频就无法正常工作这种缺陷就是delay defect即便stuck-at fault model可以检测出一些delay defect但还是不够所以人们又开发了一些别的故障模型比如transition faultthe path-delay faultsegment delay fault这一节集中讨论path-delay fault在这个故障中有几个设定path P给定的延迟路径on-input信号是这个说明是路径P的输入信号off-input信号是这个说明不是路径P的输入信号而是路径中的门的输入故障类型有两种rising fault用上箭头表示比如↑ g1 g4 g7是途经门g1 g4 g7的rising pathfalling fault用下箭头表示这个dalay测试有三种方式launch-on-capture(也叫broadside or double-capture)第一个n-bit的向量被scan进入电路中的n个scan flip-flops这是在低速下完成的然后用另一个时钟实现过渡最后用全速时钟实现capture。第二个向量随后进入即可launch-on-shift(也叫skewed-load)还是一个n-bit的向量它的前n-1比特向量先以低速shift进入电路第n比特向量作为一个过渡最后用全速时钟实现capture。第二个向量随后进入即可enhanced-scan有一个向量对V1, V2被存储在tester memory里面V1被load进入scan chain后立即被用于初始化电路随后V2被scan in然后立即用于capture。这里用到了一个hold-scan designenhanced-scan这种方法比另外两种方法的故障覆盖率更高但是它的代价是hold-scan cells的成本因为它会增加芯片的面积但是它的优点大于缺点比如它可以防止组合逻辑引用正在shift的数值增强了对失效芯片的诊断能力需要的存储空间更小也就是需要用到的向量更少4.10.1.1 Classification of Path-Delay Faultspath-delay faults可以被分类成几种statically sensitizable path如果路径P的所有off-inputs对于某些向量都能和他们对应的noncontrolling values对应上statically unsensitizable path如果路径P的所有off-inputs都不能和他们对应的noncontrolling values对应上false path传输无法从path的起始传到末端。false path通常都是statically unsensitizable的下图展示了statically unsensitizable ↓ abce因为在第二个向量上d不能是noncontrolling value但是这个路径不是false的因为传输可以由multi-path实现从a到esingle-path sensitizable这种情况要求路径P的off-inputs在两个向量种都被置为noncontrolling values这是最严格的要求所以符合这样要求的路径很少。可以在single-path sensitizability的基础上放松一些限制的条件例如不必把所有的off-inputs都设置成noncontrolling values用下图的例子来说明下降沿传递路径↓ bdfg是目标路径在第一个向量中下降沿的向量第一个是1第二个是0很好理解吧a和e可以放松条件b的跳变沿还是可以传递到g这是因为在第一个向量中向量为1b到d的传播不受a的影响同样的f到g的传播也不受另一个信号影响。另一方面需要c始终是保持1因为要保证d到f的向量可传递。robustly testable以上这个路径就是robustly testable path也就是说上述路径的测试不受其他延迟故障影响。还用上面这个例子说明图中a的两个向量是X和0X也就是“don’t care”如果这个X换成1b的状态转换仍然会传递给d因为d的状态转换取决于a和b两个转换中的更晚的一个简单来说就是a的跳变延迟并不会影响到目标路径被探测到。这里如果a真的晚于b的跳变不就影响了目标路径的延迟了吗由上面的例子对于robustly testable path Poff-input的标准可以总结出两条规律如果P的on-input从controlling变化为noncontrolling那么off-input的第一个向量就可以是“don’t care”如果P的on-input从noncontrolling变化为controlling那么off-input的两个向量都得是稳定的一个noncontrolling valuerobustly testable因为不用考虑其他路径的延迟是一种很理想的情况但是对于大多数的电路这样的路径很少因此对于其他robustly untestable paths要寻求有更少限制的测试。再看一个下图的例子一个与门假设a是on-inputb是off-input按照上述robust sensitization的规则如果a从noncontrolling变为controlling值那么b就得是一个steady noncontrolling value这样a就不受电路中other delay faults影响。但是如果这样的要求不能满足就要适当考虑放宽条件如果b的跳变不发生延迟那么它就不必非得是一个固定值也就是b可以是X1而不必须是固定的1这种条件叫做nonrobust sensitizationcondition。下图又展示了一个例子目标路径为↑ bcdf它是robustly untestable但是nonrobustly testable它显然是无法验证的但是又非完全无法验证在nonrobustly testable路径中有些跳变可能会被丢失比如跳变在f处就被丢失了。那么对于nonrobustly testable path P中的off-input又可以总结出一条规律off-input如果在第二个向量处是noncontrolling值那么它的第一个向量就可以是X还有更多关于path-delay faults的分类呢validatable nonrobustly testable path-delay faultsfunctional sensitizable path-delay faultsmulti-path-delay faultsetc.已经讲的这些都已经很多了(((φ(◎ロ◎;)φ)))竟然还有这么多分类4.10.1.2 ATPG for Path-Delay Faults和stuck-at test generation相比path-delay fault test generation有些不同stuck-at test generation只需要一个向量path-delay fault test generation需要两个向量即一对向量path-delay fault test generation需要跳变在path的一开始就被launchedpath-delay fault test generation需要off-inputs的值满足要求path-delay fault test generation的向量是一对每一个都可以是0或1或X所以有一个向量值系统代表如下S0—Initial and final values are both logic 0.S1—Initial and final values are both logic 1.U0—Initial logic can be either 0 or 1, but final value is logic 0.U1—Initial logic can be either 0 or 1, but final value is logic 1.XX—Both initial and final values are “don’t cares.”这个系统中的这些值可以用布尔运算运算法则如下面三个表除了这三种运算外别的运算也同样适用有了这个5-valued systemATPG算法就可以用来生成path-delay的测试了。4.10.2 ATPG for Transition Faults如果电路中所有的path都能robust tests那么就不用做额外的工作但是现实是很少的path是robust tests很多小的延迟都藏在robustly untestable path或者less critical path中这样这些延迟就会被漏掉。transition faults有两种slow-to-riseslow-to-fall需要用到的一对向量是{V1V2}V1 (called the initial vector)V2 (called the test vector)讲了两条引理和案例证明但很晦涩。但是总结起来就是path-delay fault model丢失的故障只能通过transition fault model实现。和delay fault models一样transition tests也可以通过三种不同的方式实现launch-on-capturelaunch-on-shiftenhanced-scan